International Science and Technology Journal
Published by
Under supervision of
Open Access Journal
ISSN: 2519-9854 (Online)
ISSN: 2519-9846 (Print)
A peer-reviewed and open access journal concerned with publishing researches and studies in the field of applied sciences and engineering
Arithmetic and Logic Unit Design Using VHDL Language
Researcher(s): | - أحمد علي البرق
- سمية علي التومي
- جمال رمضان البرقلي
|
Institution: | كلية التقنية الصناعية - قسم الهندسة الإلكترونية - مصراتة- ليبيا |
Field: | علوم الحاسوب و النظم الخبيرة وتقنية المعلومات |
Published in: | 30th volume - July 2022 |
الملخص
تناول هذا البحث تصميم نموذج لوحدة الحساب والمنطق (ALU)، والتي يمكن القول بأنها اللبنة الأساسية لوحدة المعالجة المركزية (CPU) في جهاز الكمبيوتر. حيث تم التصميم لأداء مجموعة عمليات والتي تتضمن العمليات الحسابية والمنطقية على حد سواء، باستخدام لغة الوصف المادي VHDL، نظرا لما تمتاز به هذه اللغة من انتشار واسع ومستوى عالي من الدقة في عالم التصميم الرقمي. تم تنفيذ التصميم واختبار كل مكون مادي بمفرده للتأكد من صحة عمله، وبالتالي صحة عمل المكون العام ALU كوحدة واحدة قبل الشروع في تنفيذه بشكل حقيقي. وقد أثبتت النتائج صحة تنفيذ كل مكون لكافة العمليات المطلوبة منه بشكل صحيح، سواء أكان بمفرده أو ضمن المكون العام ALU.
Abstract
This paper deals with designing a model for the Arithmetic and Logic Unit (ALU), which can be said as the basic building block of the Central Processing Unit (CPU) in a computer. A model of the ALU has been designed to perform a set of operations, which includes both arithmetic and logical operations, using the Very High Speed Integrated Circuit Hardware Description Language (VHDL), due to its wide spread and high level of accuracy in the world of digital design. Each hardware component has been designed and tested individually to ensure its functionality, and thus to ensure the functionality of the ALU as a single unit, before its real implementation. The results prove that each component correctly performs all the operations required of it, whether it is alone or within the ALU component